| )
利用ALU及DSP指令的load-store架构
Hyperstone的RISC技术是基于load-store架构.它是以缓存器为导向,且被建立在一个32-bit的堆栈缓存器周遭,此堆栈缓存器有64个一般功能的区域性缓存器与26个全域缓存器.load与store指令在内存总线上有2级的通道.DSP组件,如同ALU及load/store组件,也能在缓存器上执行.它执行一个专用的DSP指令设定.就像其它的指令一样,DSP指令严格地遵守RISC原则.在DSP指令的延迟周期间, ALU及load/store组件便能执行其它指令.因此,相较于传统的DSP, Hyperstone的DSP架构拥有较高的适应性.除此之外,每个指令操作时,高达3个工作可以被完成.也就是说,在100MHz最佳执行力可高达300MOPS.
Hyperstone的RISC/DSP架构总共拥有96个32-bit的缓存器,如上所述64个为一般功能的区域性缓存器,其它为全域缓存器.堆栈缓存器被组织成一个环形的缓冲器,并运用重复堆栈的概念. Hyperstone RISC/DSP处理器使用16,32, 48bit的不同长度的指令.更重要的是,其内部也整合了定时器单元,中断控制器,及方便的总线接口,不需逻辑电路即可连接内存及接口设备.自动关机机制更进一步减少原来即很低的能源消耗.
内建的DSP功能可提供高要求的多媒体及通讯应用
Hyperstone RISC/DSP的DSP组件严格地遵守RISC原则.就像ALU一样,所有的DSP指令都在缓存器装置上运作,因此使得在ALU及DSP间的数据转换简单明了.DSP组件支持16-bit及32-bit的数据型态.为了达到最大的数据处理能力,DSP组件提供专有的缓存器及32-bit和64-bit各一的硬件蓄电池.
专有的DSP型指令如下:
专有的DSP型指令如下:
16-bit data format:
- multiply (single-cycle, pipelined)
- multiply-accumulate (single-cycle, pipelined)
- complex multiply
- complex multiply-accumulate
- addsub
- fixed-point shift
32-bit data format:
- multiply
- multiply-accumutate
- multiply-subtract
Hyperstone的DSP数据库–HyDSP支持完整的DSP机制,包含ALU, Load/Store组件及DSP组件.